Responsible for this page: Kent Palmkvist , kentp@isy.liu.se
Page last update: 2012-09-27
Responsible for this page: Kent Palmkvist , kentp@isy.liu.se
Page last update: 2012-09-27
|
| Föreläsning nr. | Innehåll | Nedladdningsbart | 1 | Allmän kursinfo, Introduktion till Digitala System och CAD-verktyg | OH bilder | 2 | Översikt Designflöde, VHDL introduktion | OH bilder | 3 | Projektinformation, VHDL introduction forts. | OH bilder | 4 | Projktmodeller, LIPS | OH bilder | 5 | VHDL intro avslutning, fördröjningsmodel | OH bilder | 6 | Beteendemodellering, systemmodellering | OH bilder | 7 | RTL nivå simulering, grindnivå simulering | OH bilder | 8 | Hårdvaruteknologier, HDL-baserad design | OH bilder | 9 | Designflöde, kodstil för syntes | OH bilder | 10 | IP, Verilog/SystemVerilog, System-C | OH bilder | 11 | Microprogrammed controller structures | OH bilder | 12 | Microprocessorer, assembly programmering, C-programmering | OH bilder 2011 |
|---|
